临街小站


  • 首页

  • 归档

  • 标签

  • 相册

  • 搜索
close

Verilog 标签

verilog过程块与赋值

04-18

基于Xilinx的Synthesize

04-18

Router源代码架构--Filt_sink

04-15

Verilog的testbench笔记

04-14

Verilog的testbench笔记

04-13

testbench实例

04-12

Verilog的testbench入门

04-11

Verilog中的timescale

04-10
12
clinjie

clinjie

189 日志
38 分类
69 标签
RSS
github weibo zhihu
Creative Commons
© 2019 clinjie
由 Hexo 强力驱动
主题 - NexT.Muse