ISE数字设计
一个典型的使用ISE设计的数字系统一般包含以下步骤:
源文件类型
如上图,在添加新的源文件时候,会根据我们目的的不同选择文件类型。这些文件类型从上往下依次是:
块存储器映像文件
在线逻辑分析仪Chipscope定义和连接文件
实现约束文件
IP生成向导
存储器文件
原理图文件
用户文档文件
Verilog模块模板文件
Verilog测试平台模板文件
VHDL模块模板文件
VHDL库模板文件
VHDL包模板文件
VHDL测试平台模板文件
片上系统设计向导
three-bit-counter
新建一个VHDL模块模板文件之后,根据我们要设计的3位计数器设计逻辑:
1 | library IEEE; |
设计的综合
ISE综合工具在对设计的综合过程中,主要执行以下三个步骤:
语法检查过程,检查设计文件语法是否有错误
编译过程,翻译和优化HDL代码,将其转化为综合工具可以识别的元件序列。
映射过程,将这些可以识别的元件序列转化为可识别的目标技术的基本原件。
在ISEden主页面的处理子串口的Synthesis工具可以完成:
查看RTL原理图
查看技术原理图
检查语法
产生综合后仿真模型
进行行为仿真
在ISE主页面的Design区域选中Simulation选项.选中已经添加的逻辑模块右键添加测试文件.
1 | LIBRARY ieee; |
完成之后点击子任务区域的SImulate Behavioral Model,手动Zoom Out测试。
为了在硬件上看到灯的变化所反映的计数器工作状态,需要在top.vhd文件添加分频时钟代码。